LSCO 電極による PZT 強誘電体薄膜の疲労特性改善の研究

古澤 純和 土井 英和

1 はじめに

強誘電体ランダムアクセスメモリー(Ferroelectric Random Access Memory: FRAM)は、ROMの不揮発性、低消 費電力性とRAMの高速ランダムアクセスという特性を備えた究極のメモリーである。フラッシュメモリーなどの不揮発性メモ リーと比べて、書き換えスピードは2桁以上速く、書き換え回数は6桁以上も多い。FRAMには、残留分極が大きく、抗電圧 が小さいものが好まれる。残留分極(スイッチング電荷量)は10µC/cm²以上、抗電圧は、低電圧で駆動させることを考える と、0.8V 程度が限界となるだろう。現在、強誘電体メモリーとして最も一般的に開発研究されている強誘電体材料は、PZT (Pb(Zr_x, Ti_{1-x})O₃)と、Y1と呼ばれているSBT (SrBi₂Ta₂O₉)である。Y1は残留分極は小さいが、下部電極として Pt 単層を用いても、PZTの場合に認められるような膜疲労は見られない。一方、PZTは残留分極は大きいが Pt 単層での 疲労は激しい。

ペロブスカイト型結晶構造をとるPΖΤ強誘電体薄膜は、比較的成膜方法が確立されていて、何より大きな残留分極が得られ、キュリー温度も動作範囲内において十分大きい。このPΖΤの特徴はZrとTiの配合比を変化させることにより、比誘電率、残留分極、キュリー温度などの値が変化することである。モル分率(%)がZr/Ti = 52/48付近に相境界(Morphotropic Phase Boundary: MPB)があり、 $Pb(Zr_{0.52}, Ti_{0.48})O_3$ は比誘電率が極大値をとる。^[2]今回はこの $Pb(Zr_{0.52}, Ti_{0.48})O_3$ と、残留分極が大きくなるTiリッチ側の $Pb(Zr_{0.4}, Ti_{0.6})O_3$ 、 $Pb(Zr_{0.2}, Ti_{0.8})O_3$ を用いた研究結果を報告する。電極材料としてPΖΤ強誘電体薄膜の弱点である膜疲労の問題を解決するために、近年盛んに研究されている金属酸化物($La_{0.5}.Sr_{0.5}$) CoO_3 (LSCO)電極を用いる。LSCO電極の成膜方法として、レーザーアブレーション法、スハッタリング法などが報告されているが、成膜方法の相違はPΖΤ強誘電体薄膜の特性に大きな影響を与える。PΖΤ薄膜の強誘電性に影響を及ぼす因子については、不明の点が数多く残されている。LSCOはテンブレートとして $Bi_4Ti_3O_{12}$ (BTO: チタン酸ビスマス)を用いることでPΖTの疲労特性を少なくすることができると報告されている。^[1]BTOは SiO_2 のような非晶質基板上でもC軸に優先的に成長し、その後のLSCOおよびPΖTの結晶成長にも大きな影響を及ぼす。

今回、我々がテンプレートとして用いた材料は、 $SrTiO_3$ (STO: チタン酸ストロンチウム)である。このSTOはしS COの格子定数 3.84Å とのミスマッチの少ない物質で、格子定数は 3.91Å である。また、しSCO電極も Pt を下層に挿入す ることで、大きく導電性が変わってくる。我々が測定した結果では、LSCO電極の下層に Pt を約 20nm 成膜しておくと、お よそ3~4桁も抵抗率が下がる。この Pt は、強誘電体材料との格子定数のミスマッチが小さく、反応性が低く、高温耐久性に 優れている。そして最も注目する特徴は、FCC(Face Centered Cubic: 面心立方格子)構造をとるため、自己配向性が強い ことである。すなわち非晶質基板上でも(111)(2.265Å)に強く配向し、表面の結晶方位が揃いやすい。したがって、Pt の上に結晶を成長させると、配向性の良い薄膜を得られやすくなる。しかし、Pt を直接 SiO₂の上に成長させると、密着性が 悪いため膜剥がれを起こしやすくなる。したがって、我々はSTOをさらに SiO₂と Pt の間に成膜することにした。

今回、我々はSTOをテンプレートとして用いることにより、LSCO、あるいはPZTの優先方位をC軸に向け、これによる大きな残留分極値、そして疲労特性においても低下しないものが得られると考えた。このSTO、LSCOを用いたキャハシ ター構造によって、PZTの疲労特性の改善をねらうことが本研究の目的である。

2 実験方法

 SiO_2/Si 基板(Si単結晶の表面を熱酸化して研磨した基板)の上に3SU-500LPマグネトロシスハッタ装置を用いて、室温スパッタリングにより下部電極として、Pt、STO、LSCO薄膜を形成する。Ptを直接SiO₂上に成長させると、Ptが膜剥がれを起こす恐れがあるので、PtをSTOで挟み込んだ型で下部電極を構成した(LSCO/STO/Pt/STO/SiO₂/Si)。その後、RTA(Rapid Thermal Annealing)急速赤外線加熱の電気炉で結晶化させる。それぞれのSampleのスパッタ成膜条件は表1による。表の順番と記されているのは、スハッタする順番のことである。下部電極の膜厚はおよそ30~40nmである。

次にゾルゲル法によって $Pb_{1,1}(Zr_x, Ti_{1-x})O_3$ 薄膜を成膜する。それぞれのゾルゲル溶液の原子比率は表2によるものを使用した。このPZTゾルゲル溶液中には成膜中のPb欠損をあらかじめ考慮してPbを10%余分に入れてある。このPZTゾルゲル溶液を1回スヒンコーティングした後、空気中で150%C/5min、400%C/10minで加熱処理を行ない、水分や有機溶媒を蒸発させる。この操作を4回繰り返したのちRTA(650%C/20min)でPZTの結晶化をはかる。これによって得られたP

構成	順番	出力(W)	時間 (min)	雰囲気 (SCCM)	圧力 (mTorr)
LSCO	4	100	10	$Ar: O_2 = 6:6$	20
STO	3	50	4	Ar = 12	20
Pt	2	100	4	Ar = 12	20
STO	1	50	4	Ar = 12	20

Sample 1 (RTA O_2 600°C/2min)

		34	mpie 2 (RIA	$C_2 = 000 C/2mm$		
LSCO	4	150	10	$Ar: O_2 = 6:6$	20	
STO	3	100	15	Ar = 12	20	
Pt	2	100	4	Ar = 12	20	
STO	1	100	5	Ar = 12	20	

Sample 2 (RTA $O_2 800^\circ C/2min$)

Sample 3	~ Samp	le 4 (RTA O ₂	$700^{\circ}C$	(2min)

				2. 2. 2. 2. 2. 2. 2. 2. 2. 2. 2. 2. 2. 2		
LSCO	4	100	20	$Ar: O_2 = 6:6$	20	
STO	3	100	15	Ar = 12	20	
Pt	2	100	2	Ar = 12	20	
STO	1	100	5	Ar = 12	20	

Sample 5 (RTA O₂ 800°C/2min)

1

¥.

1

1

LSCO	4	100	15	$Ar: O_2 = 6:6$	16
STO	3	50	15	Ar = 12	16
Pt	2	100	2	Ar = 12	16
STO	1	50	5	Ar = 12	16

Sample 6 (RTA O_2 700°C/2min)

LSCO	4	100	10	$Ar: O_2 = 6:6$	16	
STO	3	50	30	$Ar: O_2 = 6:6$	16	
Pt	2	100	2	Ar = 12	16	
STO	1	50	5	Ar = 12	16	

Sample 7 (RTA O₂ 700°C/2min)

1	and the second					
LSCO	4	100	10	$Ar: O_2 = 7.2: 4.8$	16	
STO	3	50	30	$Ar: O_2 = 7.2: 4.8$	16	
Pt	2	100	2	Ar = 12	16	
STO	1	50	5	Ar = 12	16	

Sample 8 (RTA O_2 700°C/2min)

LSCO	4	100	10	$Ar: O_2 = 8.4: 3.6$	16	
STO	3	50	30	$Ar: O_2 = 8.4: 3.6$	16	
Pt	2	100	2	Ar = 12	16	
STO	1	50	5	Ar = 12	16	

表 1: 下部電極スパッタリング成膜条件。

2T薄膜の厚みはおよそ120nmとなる。

最後に下部電極同様の出力で約0.3mmの円形の上部電極を、メタルマスクを用いてスパッター蒸着した。上部電極形成は表 1のLSCO、PtをPt/LSCO/PZTとなるように構成する。以後同様にRTA 650°C/2minで結晶化をはかった。途中PZT 薄膜についてX線回折パターン(CuKa)を、原子間力顕微鏡(AFM)で下部電極LSCOの表面、走査電子顕微鏡(SE M)でPZT強誘電体キャパシターの断面を観察した。疲労特性の測定には強誘電体テスタRT66A(Radiant Technologies)を使用した。

	組成比 $(Zr:Ti)$		組成比 (Zr:Ti)
Sample 1	52:48	Sample 5	40:60
Sample 2	52:48	Sample 6	40:60
Sample 3	52:48	Sample 7	40:60
Sample 4	20:80	Sample 8	40:60

表 2: 各 Sample の P Z T 強誘電体薄膜の組成比

3 結果と考察

図1は、Sample 5 における原子間力顕微鏡(AFM)による、下部電極スパッタリング直後の表面(左)と、800°C/2min で結晶化をはかった後の表面(右)の表面観察写真である。走査範囲は 500nm、2 軸は 30nm である。これを見ると、スパッ ター蒸着直後のLSCO表面(左)は凹凸が激しく、800°C/2minのRTA直後(右)では、かなり平滑化が進むことがわか る。実際 400°C/2min 程度でも十分平滑化は行われる。しかし、下部電極の熱処理は膜疲労特性に影響してくると思われ、適 切な温度で熱処理する必要がある。平滑化は、その次の層のPZTゾルゲル溶液のスピンコーティングを考えた場合も、非常に 重要な問題となってくる。成膜特性の安定したPZT強誘電体薄膜を成膜するには、電極材料表面の平滑化は非常に重要であ る。



図 1: 下部電極の熱処理による電極表面の平滑化。下部電極成膜直後(左)と 800°C/2min で熱処理後(右)の原子間力顕微 鏡(AFM)による下部電極表面(Sample 5)。

図 2の中央は、Sample 5 の P Z T 強誘電体薄膜形成後の X 線回折パターンである。図 2左は Sample 5 の 下部電極の R T A を 700° C/2min、右は Sample 5 の 下部電極の R T A を 900° C/2min としたものである。P t は自己配向性が強いため、 39° 付近に (111)の強いビークが現われている。P t 電極上に P Z T を成膜すると、 (111)ピークが最も強くなるが、Sample 5 では L S C O 電極上に成膜したことを反映して、 (111)ピークは微弱となる。S T O をテンプレートとして P t の上下に挿入して、その上に L S C O を成膜した電極を使用することにより P Z T ペロブスカイト型結晶粒子の配向特性は、ラン

ダム配向からずれて明らかに(100)ピークがより強くなっている。この(100)ピークは、900°Cが最も大きくなる。 これより下部電極の熱処理温度が、PZT強誘電体薄膜の結晶方位に影響してくるという事が分かった。我々が行なった数多 い実験例では、ほとんど全ての基板において、PZTのX線回折パターンに現れるピークはほぼ(100)、(110)のみと なっている。これはBTOをテンプレートとして用いた Ramesh らの得た結果^[1](優先配向がC軸となる)と同様の結果が得 られるだろうという、我々の当初予想したPZTのC軸(100)優先配向と一致しない。これより、STOの結晶化温度が問 題となってくる。PZTのC軸優先配向を促すために、さらに下部電極の高温での熱処理が必要とも考えられる。熱処理温度を 高くするということは、既存のシリコンプロセスとの整合性という観点から好ましくない。各層の熱処理温度は、その材料に よって異なり、温度設定には十分注意が必要となる。



図 2: X線回折パターン(X R D) 下部電極結晶化温度による P Z T 結晶化への影響。 700°/2min で熱処理(左)、 800°/2mi^{*} で熱処理(中央: Sample 5)、 900°/2min で熱処理(右)

図3はSample2の走査電子顕微鏡(SEM)の断面観察写真である。STOまたはLSCOは多原子分子であるため、Pt などと比べると、スパッタリング速度は遅いと思われる。したがって図3の電極部分はPtが大部分を占め、STO、LSCO は非常に薄いと思われる。図2を見てもPtのピークが強く現れるのに対して、STO、LSCOのピークは非常に小さい。ま た、下部電極表面では図1で見たように平滑化がすすみ、PZTとの境界面も滑らかである。PZTペロブスカイト型結晶粒子 も縦方向に成長しているようにも思える。



図 3: 走査電子顕微鏡 (SEM) による Sample 2 の断面 ×50000 (左) と×100000 (右)

図4は各 Sample の疲労特性の結果である。Sample 1 ~ Sample 4 は駆動電圧 5 Vで疲労特性を測定し、Sample 5 ~ Sample 8 は駆動電圧 3 Vで疲労特性を測定した。Sample 4 のみ、縦軸の最大値は $60\mu C/cm^2$ で、他は $25\mu C/cm^2$ である。 P Z TのZ r: T i 組成比をT i リッチ側、すなわち 40:60、もしくは 20:80 のものを使用すると、残留分極値は、増加の傾向 にあり、Sample 3(52:48) と、Sample 4(20:80)を比較してみると、明らかに分極値の増加が見られる。疲労特性開始時 で、Sample 4 は Sample 3 の約3 倍も大きくなっている。しかし、Sample 4 では測定開始で $50\mu C/cm^2$ 程度あった残留分極値が、 10^{10} Cycle 付近では、その半分以下の $20\mu C/cm^2$ にまで低下し、かなり顕著に疲労が進行している。T i リッチ側の

PZT強誘電体を使用すると、残留分極値の上昇は見られるが、膜疲労は、より顕著になってくる傾向がある。次に膜厚の変化 で見てみる。今回の研究報告では、図3の膜厚を参考にして、マグネトロンスパッタ装置の出力、時間を変化させることで、相 対的な膜厚を想定した。これまでの我々の研究でSTOの厚みが、PZT強誘電体薄膜の残留分極値の大きさを変化させること がわかっている。 Sample 1 での電極極板は非常に薄く、 Sample 1 と、 Sample 2 もしくは Sample 3 を比較してみても、厚 くした方が残留分極値が大きくなっていることがわかるだろう。しかし、疲労特性を見る限り、 Sample 1 は疲労するよりむし ろ、分極値が上昇していく傾向にある。これまでのSTOをテンプレートとして用いた実験のほとんどの基板で、膜疲労特性を 測定した結果、残留分極値が 10^{6~7}Cycle 程度までは上昇するこのような傾向が見られている。しかしこれは一概には言えず、 下部電極のアニール温度にも依存しているようである。すなわち、下部電極のアニール温度の加減、もしくはSTO、LSCO の膜厚、表面の膜質などにより、その次の層の結晶化に大きな影響を与え、膜疲労特性に変化が生じたと考えられる。また、 スパッタリング時の雰囲気で見ると、上部層のSTO、もしくはLSCOの雰囲気が Ar 100%よりも、 O2 をいくらか混ぜ ておいた方が、膜疲労特性改善に効果があるとみられる。残留分局値の大きさでは、50%、40%、30%と酸素の濃度を変 化させた Sammple 6、 Sample 7、 Sample 8 の結果を見ると、5 0 % O2 雰囲気の Sample 6 が最も残留分極値が大きくなっ ている。しかし、30% O2 雰囲気の Sample 8 は、Sample 6、Sample 7 と比べて 10¹⁰Cycle まで疲労が見られない。今回 の研究報告は、膜疲労特性を改善することを念頭においているので、3Vで疲労を起こさない Sample 8は、注目すべき結果で ある。高集積化を考えた場合、 10^{10} Cycle まで $10\mu C/cm^2$ を上まわる Sample 8 は、大きな成果と言えるだろう。なお、この Sample 8 は 2 V での疲労測定でも、 10^{10} Cycle 付近まで約 $10\mu C/cm^2$ の分極値を保った。





図 5は各 Sample のヒステレシス特性である。Sample 1 ~ Sample 3は、疲労測定前のヒステレシス特性を、Sample 4 ~ Sample 8 は、疲労測定前後(前:青、後:赤)のヒステレシス特性を示している。測定は、全て5 V、3 V、2 Vで行なった。T i リッチ側の Sample 4 では、抗電圧(分極値がゼロになる V軸との交点の電圧)が大きくなり、ヒステレシスは形が悪く、低電圧では極端に残留分極値が小さくなる。低電圧で駆動させる F R A Mを考えたとき、これは致命的である。また、Sample 5 ~ Sample 8 を見ると、疲労前後でのヒステレシスに、特に大きな違いは見られない。これは疲労後の P Z T強誘電体薄膜が、ほとんど変化していないことを示している。膜疲労を起こす P Z T強誘電体薄膜では、疲労測定前後のヒステレシス 特性に変化が見られることが多い (Sample 4)。また、下部電極 S T O、L S C Oのマグネトロンスパッタリング雰囲気を変化させた Sample 6 ~ Sample 8 は、50%、40%、30%と、 O_2 濃度を変化させると、ヒステレシス特性の飽和分極値も大きくなっていく。また、Sample 1 は Sample 2 より S T Oが薄くなっているが、飽和分極値は Sample 2 の方が Sample 1 よ りも大きくなっている点は注目される。

我々が行ってきた数多い実験において、Pt/Ti/SiO₂/Si基板上のLSCO/STO下部電極では、熱処理の際に下部電極にボイドが発生し、SiO₂ 基板上のLSCO/STO/Pt下部電極では、Ptの膜剥がれを起こした。これらの結果を踏まえて、我々はSTOによるPtのサンドイッチ構造で解決した。下部STOは、PtとSiO₂ との糊のような役目として、上部STOは、LSCO電極のテンプレートとして用いた。図2のXRDの結果から、STOをテンプレートとして用いたLSCO電極上のPZT強誘電体薄膜の結晶方位が、(100)、(110)ピークに比較的強く現れた。これはPt層の上にST

O、LSCOを成膜したためと考えられる。すなわち、Ptは非晶質基板上でも(111)に強く配向し、これによって表面の 結晶方位が揃い、STO、LSCOそしてPZTに至る結晶化を促進させたと考えられ、今回の実験における我々の見解がほ ば正しかったと言える。我々が独自にテンプレートとしてSTOを選び、この上にLSCO結晶を成長させた電極を用いること で、PZT強誘電体薄膜の疲労を抑制できたことは、大きな成果である。





図 5: 各 Sample のヒステレシス特性 膜疲労測定前(青)と膜疲労測定後(赤)

4 今後の課題

STOの厚みを厚くすると 残留分極値が大きくなる傾向があることは前にも述べた。しかし、厚ければ厚いほどこのような 傾向が、強く現れるというものでもなく、適度な厚みが最適値となるようである。これらの下部電極の熱処理温度が、次の層の PZTの結晶化に大きな影響を及ぼす。下部電極の熱処理温度はPZTの優先方位に関係してくるとみらる。従って、下部電極の結晶化は今後の大きな課題となる。

上部電極成膜後の熱処理も 膜疲労特性およびヒステレシス特性に影響すると見られる。考察でも述べたが、各層の結晶化温 度はそれらの材料によって異なるため 最適温度が決定しにくく、高温での熱処理は前の層を壊しかねないという問題も生ず る。これらのことより、下部電極の高温でのスパッター蒸着が考えられる。STOの室温スパッター蒸着後、STOの結晶化温 度で熱処理を行ない、再びLSCOの室温スパッター蒸着後、LSCOの結晶化温度で熱処理を行うことが考えられる。また、 PZTゾルゲル溶液をTiリッチ側のものを用い、これによる低電圧での疲労特性改善が、今後の大きな課題の一つとなるだろ う。

参考文献

[1] Journal of Electronic Materials, Vol. 23, No. 1, 1994

[2] 「消えないICメモリ-FRAMのすべて-」,川合 知二 著,工業調査会