

# 博士論文

電子衝撃蒸着と Si イオン注入により  
単結晶 Si 基板上に形成した非晶質 Si 層の  
低エネルギーイオン照射による低温結晶化

神奈川大学大学院  
理学研究科 理学専攻 物理学領域

201670149

谷地田 剛介

# 目次

## 1 章 論文概要

1.1 はじめに	1
1.2 論文要旨	3
1.3 論文構成	5

## 2 章 現在の SOI 構造形成方法の動向とパタン SOI 構造の必要性

2.1 SOI 構造の概要	6
2.2 SOI 構造形成方法	8
2.3 パタン SOI 構造	9
2.3.1 パタン SOI 構造の概要	9
2.3.2 SIMOX 法によるパタン SOI 構造形成の動向	10
2.3.3 本研究で提案する蒸着法によるパタン SOI 構造形成法	17
2 章の参考文献	20

## 3 章 イオンビーム照射を用いた単結晶化法の概要

3.1 イオンビーム照射を用いた結晶制御の概要	22
3.2 IBIEC の単結晶化に依存する要素	23
3.3 IBIEC による単結晶化メカニズム	33
3.4 低エネルギーIBIEC	34
3.5 極薄非晶質 Si 層(20 nm 程度)の効率的な単結晶化条件の見積もり	39
3.6 イオンビームミキシング	42
3 章の参考文献	46

## 4 章 本研究で用いた実験装置の構成と概要

4.1 真空一貫プロセス装置	48
4.1.1 電子衝撃蒸着法	49
4.2 イオン注入装置	51
4.3 ラザフォード後方散乱分析用ペレトロン型タンデム加速器	54
4 章の参考文献	57

## 5 章 ラザフォード後方散乱法の原理とスペクトル解析法

5.1 RBS 法の概要	58
5.2 元素同定－弹性散乱因子と質量分解能－	58
5.3 原子の絶対定量－散乱断面積と散乱収率－	61

5.4 元素深さ分布－阻止能と深さ分解能－	66
5.5 後方散乱スペクトル構成	70
5.6 イオンチャネリング法を用いた結晶学的解析	72
5.7 Boron イオンを用いた新しい RBS 分析	74
5.8 弹性反跳分析法(ERDA)	76
5 章の参考文献	78
<b>6 章 イオンビームミキシングのための Si イオン注入量の最適化 －Si イオン注入による非晶質 Si 層形成と IBIEC レートの関係－</b>	
6.1 概要と目的	79
6.2 Si イオン注入による非晶質 Si 層形成条件および IBIEC 条件	80
6.3 実験結果	80
6.3.1 Si イオン注入量と非晶質層膜厚および IBIEC による単結晶化量の関係	80
6.3.2 Si イオン注入量と熱処理による単結晶化レートの関係	85
6.4 考察	88
6.5 まとめ	92
6 章の参考文献	93
<b>7 章 清浄および水素終端化 Si(001)表面上に形成した極薄非晶質 Si 層の低エネルギーIBIEC による単結晶化レートと界面水素量依存性</b>	
7.1 概要と目的	94
7.2 実験手順	97
7.2.1 清浄表面および水素終端 Si 基板の作製手順	97
7.2.2 非晶質 Si 層の形成条件と基板温度計測法および試料評価方法	100
7.3 実験結果	102
7.3.1 IBIEC による非晶質 Si 層の単結晶化	102
7.3.2 热処理による非晶質 Si 層の単結晶化	103
7.4 考察	104
7.4.1 界面構造と界面水素量の IBIEC 単結晶化レートへの影響	104
7.4.2 IBIEC 時のイオン照射によるダメージ形成	107
7.4.3 水素終端单結晶 Si 上非晶質層の単結晶化への IBIEC 効果	109
7.5 まとめ	109
7 章の参考文献	110

<b>8 章 水素終端 Si(001)表面上に形成した極薄非晶質 Si 層のイオンビームミキシングを併用した低エネルギーIBIEC による低温単結晶化</b>	
8.1 概要と目的-----	112
8.2 イオンビームミキシング条件の見積もり -----	113
8.2.1 イオンビームミキシング時の注入エネルギーの見積もり -----	113
8.2.2 イオンビームミキシング時の注入量の見積もり -----	114
8.3 実験手順-----	116
8.4 実験結果-----	117
8.4.1 イオンビームミキシングと IBIEC による非晶質 Si 層の単結晶化-----	117
8.4.2 イオンビームミキシングと熱処理による非晶質 Si 層の単結晶化-----	122
8.5 考察-----	123
8.5.1 不純物が存在する場合の IBIEC による単結晶化メカニズムおよび イオンビームミキシングの影響-----	123
8.5.2 単結晶化過程における本質的なイオンビームミキシングの役割-----	126
8.6 まとめ-----	128
8 章の参考文献-----	129
<b>9 章 弹性反跳検出分析法(ERDA)による界面水素量の定量</b>	
9.1 概要と目的-----	131
9.2 水素定量-----	131
9.2.1 ERDA 測定条件の見積もり -----	131
9.2.2 実験手順-----	134
9.2.3 水素定量結果と考察-----	134
9.3 重水素を用いた水素定量-----	136
9.3.1 重水素定量条件の見積もり -----	136
9.3.2 重水素定量結果と考察-----	139
9.4 まとめと今後の課題-----	144
9 章の参考文献-----	147
<b>10 章 総括-----</b>	148
謝辞-----	150
業績リスト-----	151

# 1章

## 論文概要

### 1.1 はじめに

20世紀中葉、アメリカ AT&T Bell 研究所において発明された半導体トランジスタは、その後多数の素子を一つパッケージにまとめた集積回路として発展し、今日では集積度が 1000 万を超える超集積回路(超 LSI : Large scale integration)が実現し、現代の科学技術を支えている。これまで超 LSI 作製技術は、いわゆる「スケーリング則」に従い、バルク Si 単結晶基板中にトランジスタやダイオード、コンデンサ等の電子デバイス素子を微細・集積化することで、超高速化や超大容量化などの需要に応えてきた。さらに近年発展が目覚しい「5世代モバイル通信規格 5G」や「人工知能 AI」、「量子コンピュータ」などの開発分野において、材料の高機能化需要は留まるところを知らない。これらの次世代技術をハードウエアの面から支える超 LSI 技術においては、バルク Si 単結晶基板ウェハ上に形成するデバイスの超微細化により、トランジスタ間に発生する寄生容量の増大による信号遅延や Si 基板への電流リークの発生、さらにはバルク Si 単結晶基板材料自体が本来持っている性能限界を超えたデバイス特性が要求される等の様々な問題を抱えている。特に、素子の超微細化や超高集積化に伴い LSI チップ全体の消費電力も増加するという課題もあり、さらなる高機能化への障壁となっている。これらの課題を解決しデバイスのさらなる高機能化を果たすため、これまでの数 10 年の間シリコンカーバイドを始めとした化合物半導体やダイヤモンドなどシリコンよりも優れた物性を示す材料の開発が進み、現代社会の様々な分野において実装されるようになってきた。一方、Si 基板をベースとした高機能性材料としては、多結晶 Si や非晶質 Si を用いた太陽光パネルや薄膜トランジスタ(TFT)などの開発が加速度的に進んでいる。また次世代電子デバイス分野では、Silicon On Insulator (SOI)構造を用いたデバイスの開発が進み、バルク単結晶 Si 基板の物理的限界を超える性能が実現され、AMD など一部のマイクロプロセッサに搭載されている。さらに埋め込み絶縁層(BOX 層)を二次元的に配置することにより分離形成した極薄パタン SOI 構造上に超高速入出力論理回路を形成し、バルクとつながった領域に 1-トランジスタ、1-キャパシタから成るトレンチ型のメモリセル構造を製作することで、超高速、超大容量のメモリーを作製できるアイデアが 2002 年に東芝より報告された。これにより、連続的な SOI 構造で問題となっていた基板浮遊効果は解消され、集積化の問題についても、「基板 Si 領域とつながった表面 Si 部分」と「微小パタン BOX 層上の SOI 部分」

が隣接して併存する構造であるため、超高集積化も実現可能になる。

このような高機能性半導体基板材料の開発には、薄膜形成や結晶化、不純物ドーピング、微細構造形成など様々な半導体プロセス技術が必要不可欠である。一般に半導体デバイス作製において、不純物のドーピングは非常に重要な技術である。不純物ドーピングの手法として代表的なのはイオン注入法である。イオン注入法の大きな特徴は、注入するイオンを選択することでドーパントや希ガスだけでなく、金属イオン等(B, Ar, Fe...etc.)の様々な不純物を注入できることである。また、注入エネルギーと注入量を操作することで意図した深さと注入量を基板中に高精度でドーピングできることである。さらに当研究室が所持するイオン注入装置は照射する時の基板温度を自由に制御して、極低温(液体窒素温度)から高温域(1000°C 程度)での注入も可能である。しかしながら、イオン注入法では注入により結晶構造が乱されるため、注入量によっては欠陥が形成されたり、非晶質状態となったりする。これにより、動作時に電流リークが発生し基板の良好な電気特性が引き出せない等の問題が生じることがある。このようなことから、不純物ドーピングと同様、半導体製造過程での欠陥修復や非晶質層の単結晶化を誘起するアニール処理(熱処理)は非常に重要な超 LSI 製作技術の一つとなっている。アニール処理の代表的な手法として、電気加熱炉を用いた熱処理が挙げられる。この熱処理の特徴は操作が容易であること、真空中や各種ガス雰囲気下、高圧状態等、様々な環境で処理が可能な点が挙げられる。従来はこの電気炉による熱処理法を中心としてイオン注入によって導入された欠陥をアニール処理してきた。そして様々な半導体材料の高機能化を果たしてきた。特に酸素イオン注入によって SOI 構造を形成する技術(SIMOX: Separation by IMplanted OXygen)に着目すると、酸素イオン注入後に高温熱処理を行う手法が主流である。しかし、一般に酸素イオン注入により形成された欠陥を回復させるためには Si の融点付近 (~1300°C 以上) での高温で熱処理を行う必要がある。

そのような背景の中で通常の熱処理に代わるアニール処理として、イオンビーム照射を利用した単結晶化手法(Ion Beam Induced Epitaxial Crystallization : IBIEC)が注目されている。IBIEC を利用することで、熱処理よりも非常に低温で単結晶化を誘起できるとされている。しかしながら、IBIEC で効率的に単結晶化するためには MeV 級の高エネルギーを引き出す特別な環境が必要といわれていることから実用化には至っていない。一方、通常のイオン注入装置で引き出せる程度の低エネルギー領域(数 10 keV ~ 200 keV) での高効率な単結晶化が実現されれば、これからの中次世代半導体材料(Si のみならず、SiC, GaN やダイヤモンド半導体といったワイドギャップ半導体材料等)に課せられる高機能化需要に応えることが可能になると同時に、課題となっているドーピングや結晶成長における大きなブレイクスルーになると確信している。さらにイオン照射による

低温単結晶化 (IBIEC) を応用して、2次元分離されたパタン BOX 層上に堆積された非晶質 Si 層の横方向単結晶化を促進させ、高品質パタン極薄 SOI 構造の形成も可能になると期待される。

## 1.2 論文要旨

本論文では、200 kV イオン注入装置で引き出せる低エネルギー範囲内のイオンビーム照射により、単結晶基板上に様々なプロセスにより作製した非晶質 Si 層の単結晶化に関する系統的な実験および単結晶化メカニズムの解析を行う。さらにイオンビームミキシングを併用した IBIEC 処理による単結晶化効果と単結晶化に及ぼす界面不純物の影響について論ずる。

本論文では、水素量の異なる Si(001)基板上に 20 nm 程度の非晶質 Si を形成し、200 keV 級の IBIEC を行うことで単結晶化を促した。またイオンビームミキシングを併用した IBIEC を行うことで、更なる単結晶化促進を誘起した。並行して、不純物が存在する場合の IBIEC による単結晶化メカニズムや単結晶化条件を検討した。

最初に 1) 表面上に水素が全くない清浄 Si(001)表面構造、2) HF 処理により表面が水素で全面的に終端された (dihydride : DH) 構造、3) DH 構造の試料を超高真空中で 350°C, 30 分間加熱して一部の水素を脱離し、表面が数十%の水素で終端された試料(monoxydride : MH)の 3 種類を作製した。その後、非晶質 Si を電子衝撃蒸着法により室温で 15 nm 程度蒸着した。非晶質 Si 層を蒸着した試料に対し、180 keV  $^{40}\text{Ar}^+$  を 300~500°C の基板温度で照射して蒸着した非晶質 Si 層の単結晶化を促した。

その結果 DH 構造上の蒸着 Si 層は 500°C でも単結晶化しなかったが、MH 構造では 500°C の Ar 照射で単結晶化した。また清浄表面上の蒸着 Si 層は、MH 構造の場合よりも十分低い、300°C で単結晶化した。これらの結果から、IBIEC による単結晶化レートは界面水素量と界面構造の影響を大きく受けることが明らかとなった。これらの事実から以下のようないくつかの単結晶化メカニズムを提案する。  
まず DH 構造では、表面にある Si の未結合手はほとんど全て水素原子で満たされているため、蒸着 Si 原子は基板の単結晶 Si 原子と化学的に直接結合することは出来ない。そのため蒸着直後に Si-Si 結合構造は形成されていない。また、この状態では Si-H 結合が界面に非常に多く残留しているので IBIEC による Ar 照射を行っても、現状の照射条件では Si-H 結合を切断或いは結合を緩めて水素を解離、拡散させるには十分ではない。また、基板 Si 原子と蒸着 Si 原子とが直接結合してさらに  $sp^3$  構造へ配位の変化が起こるための微小結晶核（種結晶）が十分に形成されなかつたため、単結晶化しなかつたと考えられる。一方 MH 構造

では、Si の未結合手が水素原子で終端されている領域は半分程度であるため、蒸着直後でも Si 原子の半数は単結晶 Si 原子と化学的に直接結合することができる。このことから  $sp^3$  的な配位変化を起こす Si-Si 結合構造を有する微小結晶核の総和が界面の半分程度の領域を占めていると考えられる。このような界面状態に対して IBIEC プロセスである Ar 照射を行うと、入射イオンの弾性散乱によるエネルギー付与により界面水素の解離・拡散と Si-Si 結合の  $sp^3$  配位構造への転移が起こる。これにより、MH 構造では非晶質 Si 層が低温で単結晶化したと考えられる。

ただこの実験結果だけでは IBIEC による低温単結晶化のメカニズムに影響を与えていた主たる要因が界面に存在する水素濃度か、Si-Si 結合の量（密度）かをはっきりと判断できない。また今回の IBIEC 条件では、DH 構造上の非晶質 Si 層を単結晶化させるには不十分だった。そこで IBIEC による単結晶化速度の増速要因を明確にすることと、DH 構造上の非晶質 Si 層でも単結晶化を可能にすることを目的に、イオンビームミキシングを取り入れ、その後 IBIEC を行った。

先ほどと同様、清浄表面および DH, MH 構造を単結晶 Si 基板表面上に形成し、その基板に対して非晶質 Si を電子衝撃蒸着法により室温で 10 nm 程度蒸着した。その後  $^{28}Si^+$  イオンを室温で照射ピークが非晶質/単結晶界面になる入射エネルギー 10 keV で照射して界面をミキシングした。最後にこれらの試料に対して、180 keV の  $^{40}Ar^+$  イオンを 300 および 500°C の基板温度で照射することで蒸着非晶質 Si 層の単結晶化を試みた。

イオンビームミキシング後に IBIEC を行った結果、DH 構造でも 500°C の Ar 照射で初期界面を超えて蒸着 Si 層の単結晶化を促すことが出来た。一方 MH 構造では、イオンビームミキシングを加えても大幅な単結晶化速度の増速効果は見られなかった。これらの結果から以下のようないくつかのミキシングを含めた単結晶化メカニズムを提案する。

まず DH 構造ではイオンビームミキシングにより、界面の Si-H 結合がほとんど全て切断されると考えられる。Si-H 結合が切断されたことで、非晶質層中の Si 原子は単結晶基板 Si 原子と結合することが可能になり、DH 構造においても Si-Si 結合を中心とした単結晶化の種が形成されたと考えられる。その後 IBIEC プロセスである Ar 照射を行うと、非晶質層中の Si 原子と基板単結晶 Si 原子が結合すると同時に  $sp^3$  結合への配位変化が起こり、結果的に DH 構造上の非晶質 Si 層も単結晶化が誘起されたと考えられる。また MH 構造においては、蒸着直後にある程度非晶質 Si 原子と単結晶 Si 原子の結合が形成されている。イオンビームミキシングを行って残りの Si-H 結合を切断しても、蒸着直後に単結晶化の種が十分にできているため、イオンビームミキシング後の IBIEC でも大幅な単結晶化速度の増速は起こらなかったと考えられる。

最終的に、界面に不純物が存在する場合の IBIEC の単結晶化速度は、界面不純物濃度よりもむしろ、非晶質原子と単結晶基板原子の結合による単結晶化の種形成が非常に重要であることが明らかとなった。またイオンビームミキシングは単結晶化の種形成を促進させる(Si-Si 結合の密度を増加させる)非常に重要な処理であることも分かった。

結論として、IBIEC またはイオンビームミキシングを併用した IBIEC は、単結晶化を阻害する原子(水素や酸素等)で終端されている基板表面上に形成された同種の非晶質層の単結晶化を、非常に低温で実現できる優れた単結晶化手法であることが明らかとなった。

### 1.3 論文構成

本論文の構成は、2, 3 章でパタン SOI や IBIEC に関する過去の研究や現在の動向を記述し、4, 5 章では本研究で用いた実験装置の特徴と分析の際に必要な内容を紹介し、6 章から 9 章ではイオンビーム照射を利用した単結晶化とそのメカニズム考察となっている。最後に 10 章にて本研究の総括と今後の展望を記述する。以下に各章の要約を示す。

2 章では、典型的な SOI 構造の形成方法や特徴を述べた後、本研究室で提案するパタン SOI 構造形成のアプローチを示す。3 章では、IBIEC の概要を述べた後、IBIEC による単結晶化に起因する要素や過去に報告されている単結晶化メカニズムを紹介する。また過去の研究を踏まえたうえで、20 nm 程度の非晶質 Si 層をより効率的に単結晶化させる条件を検討する。4 章では、本研究で主に用いた電子衝撃蒸着装置やラザフォード後方散乱分析装置(Rutherford backscattering spectrometry : RBS), イオン注入装置の概要を示す。5 章では、RBS の測定原理やスペクトルの解析手法の詳細を示す。6 章では、イオンビームミキシングの際のイオン注入量最適化のために、非晶質 Si 層形成時のイオン注入量と IBIEC による単結晶化レートの関係性を検証した結果を述べる。並行して、非晶質層の質(イオン注入量)と単結晶化レートの関係性を議論する。7, 8 章では、パタン SOI 構造形成の前段階として、水素終端構造上に形成された非晶質 Si 層を、IBIEC およびイオンビームミキシングを併用した IBIEC により単結晶化させた結果について報告する。また得られた結果から、単結晶基板と非晶質界面に不純物(水素)が存在する場合の IBIEC による単結晶化メカニズムを提案する。9 章では、不純物が存在する場合の IBIEC による単結晶化メカニズムをさらに明確化するための手段として、弾性反跳検出分析法による水素定量の測定条件を見積もり、実際に水素定量を行った結果を記す。また水素だけでなく重水素での定量結果を示し、重水素定量の可能性を示す。さらに過去の報告から、完全な重水素終端を達成するような化学処理についても紹介する。

## 2章

### 現在の SOI 構造形成方法の動向とパタン SOI 構造の必要性

#### 2.1. SOI 構造の概要

これまでの半導体デバイスはバルク Si 基板上に形成するものが主流であり、集積回路の微細化を施すことで信号伝達の高速化や高集積化等の高機能化を実現してきた。半導体業界では、近年の更なる高性能化に対するニーズに応えるべく、いわゆるスケーリング則に従い素子を微細化することで需要に応えてきたが、それに伴いトランジスタの寄生容量による信号遅延や Si 基板中への電流リークが無視できなくなると同時に、バルク Si 自体が有する性能限界を迎えるようになってきた。これらの課題を解決し、デバイスの更なる高性能化を果たす構造として、近年 Silicon On Insulator (SOI)構造を用いたデバイスが期待されている。

ここで SOI 構造とは、図 2.1 に示すように、Si 基板中に絶縁層(Buried OXide : BOX)を埋め込んだものを言う。このように Si 基板中に絶縁層を埋め込むことで、デバイスを組み込む薄膜 Si 表面層(SOI 層)と基板 Si が絶縁分離される。図 2.2 に SOI 構造を用いた代表的な CMOS(Complementary Metal Oxide Semiconductor)構造の模式図を示す。図 2.2 に示すように、基板 Si とデバイス導入部分を分離することで、寄生容量の発生原因であるソースやドレインと Si 基板間の pn 接合部分が事実上解消され、かつ基板中へのリーク電流を抑えることができる [1] [2] [3]。これにより、CMOS の高速化や低消費電力化が期待される。更に宇宙線などの放射線入射により基板中に発生した電子・正孔対の流れ込みが BOX 層部分で事実上妨げられ、素子に対してのノイズの混入を防ぐことができる [1]。また BOX 層の存在により、隣り合う素子同士は電気的に分離されているため短チャネル効果が抑制でき、より密に素子配置が可能となる [1]。




図 2.1 SOI 構造の模式図




図 2.2 SOI 基板を用いた CMOS 構造の模式図

## 2.2 SOI 構造形成方法

SOI 構造形成方法としては、貼り合わせ法とイオン注入を用いる SIMOX(Separation by IMplanted of OXygen)法が挙げられる。貼り合わせ法は、表面に SiO<sub>2</sub> 膜を形成した基板と Si 基板の 2 枚を熱処理により貼り合わせ、その後表面 Si 層をドライエッチングまたは事前に水素を多量にイオン注入することで Si 原子の結合強度を弱め、弱められた劈開面で表面 Si 層を薄膜化する Smart cut® プロセスにより薄膜化させることで SOI および BOX 構造を形成する手法である。この手法の利点として、基板 2 枚を貼り合わせているだけなので SOI 層の結晶性がウェハレベルで保障され、化学量論的に非常に高品質な BOX 層を有することが挙げられる。しかしながら酸化により形成された SiO<sub>2</sub> 膜や SOI 層の膜厚にバラつきが生じ、特に極薄な SOI / BOX 層を作製する点では課題もある [1]。一方 SIMOX 法は、Si 基板中にイオン注入法により酸素イオンを注入し、その後熱処理を行うことで、表面 Si 層を単結晶化させると同時に基板中に SiO<sub>2</sub> 膜を形成する手法である [4]。この手法の利点として、注入時のエネルギーによって SOI および BOX 層の膜厚を制御できることが挙げられる。これにより、極薄 SOI 構造を貼り合わせ法よりも比較的容易に形成することが可能である。更に SIMOX 法の最大の利点として、マスクを用いたイオン注入により、SOI 層とバルク Si 層が混在する 2 次元分離型 SOI 構造(パタン SOI 構造)の形成が可能であることがある [1]。しかしながら、多量のイオン注入を行っているためアニール処理を行っても、SOI や BOX 層で欠陥が多く残留することが大きな課題である。

SIMOX 法に関する研究は当初注入エネルギーが 200 keV 程度、注入量も化学量論的に SiO<sub>2</sub> となる以上の酸素を注入していた [4]。更に 1300°C 以上の高温かつ数時間のアニール処理により SOI / BOX 層を形成していたため、基板中に多量の二次的な欠陥が生じる恐れがあることや生産コストの問題も課題となっていた [4] [5] [6]。その後 Izumi らは化学量論的な SiO<sub>2</sub> よりも十分少ない注入量で高品質な SOI / BOX 層を形成できる条件を見出した [7]。注入量の少ない SIMOX 法で SOI / BOX 層を形成する場合、イオン注入による結晶中への欠陥がかなり低減できるが、連続的な SOI/BOX 層を形成するには注入エネルギーと注入量の組み合わせが非常に重要であり、その関係性は Energy-Dose window としてよく知られている [7] [8]。この報告以降から SIMOX 法による高品質な SOI 構造形成が活発化し、近年では X. Wang らは、Si(001)基板に対して 45 keV の酸素イオンを基板温度 680°C に保ちながら  $1.8 \times 10^{17}$  ions cm<sup>-2</sup> 注入し、その後 Ar 雰囲気中で 1320°C, 5 時間の熱処理を行うことで、SOI, BOX 層がそれぞれ 70, 40 nm の良質な極薄 SOI 構造形成に成功している[8]。このように極薄な SOI 構造形成のために、低エネルギー領域(50 – 100 keV)の SIMOX の研究も進んでいる [9] [10]

[11]。しかしながら、膜の電気的・構造的信頼性の観点から、現在は貼り合わせ法により作製したウェハの供給が主流となっている。

一方、SOI 構造上に形成されたデバイスには、基板浮遊効果や熱伝導率の低さ等の課題もある。特に SOI, BOX 層が極薄である完全空乏型 SOI(Fully-Depleted SOI : FD-SOI)構造であれば基板浮遊効果は低減できるが [12]、SOI 層を薄膜化すること自体が難しく、作製するコストも高い [1] [2] [3]。更に FD-SOI 構造では微細化に伴い SOI 層が薄くなり集積化が困難になるという課題もある。

## 2.3 パタン SOI 構造

### 2.3.1 パタン SOI 構造の概要

通常の SOI や FD-SOI 構造における課題を解決する構造として本研究室では、極薄なパタン SOI 構造に注目している。図 2.3 にパタン SOI 構造の模式図を示す。図 2.3 に示すようにパタン SOI 構造とは、Si 基板中に BOX 層とバルク Si 領域が混在するような構造である。バルク領域上にメモリセルを、SOI 構造上に入出力高速データ処理回路を配置することで高速化や省電力化が可能となる [13]。更に SOI および BOX 層を極薄化したパタン SOI 構造上にデバイスを形成することで、厚膜 SOI 構造で問題となっている基板浮遊効果は解消される。また、極薄 SOI 構造で課題となっている集積化についてもバルク Si と SOI 構造が隣接した構造であるため、素子の高集積化も実現可能である。




図 2.3 パタン SOI 構造の模式図

### 2.3.2 SIMOX 法によるパタン SOI 構造形成の動向

現在主流の SOI 構造形成法である貼り合わせ法では、パタン SOI 構造を形成するためには、リソグラフィやエッチング、膜形成と結晶化など工程が非常に多くなり作製には不向きである。一方 SIMOX 法では、前述したように、予め露光マスクさえ形成しておけば、フォトリソ等によりパタン形成した試料にイオン注入を行うことで、容易にパタン SOI 構造を形成できる [1]。SIMOX 法によるパタン SOI 構造形成プロセスの模式図を図 2.4 に示す。図 2.4 に示すように Si 基板上に  $\text{SiO}_2$  膜のようなマスクを部分的に形成し、そのような構造に対して酸素イオンを注入することで、表面 Si 層の単結晶化を促すと同時に注入された酸素イオンの凝集を促進させる(図 2.4 Step.2)。これにより Si 基板内部に点在して BOX 層が形成される(図 2.4 Step.3)。最後にイオン注入を阻害するマスクを除去することで、パタン SOI 構造を形成する(図 2.4 Step.4)。




図 2.4 SIMOX 法によるパタン SOI 構造形成プロセスの模式図

初めて SIMOX 法によるパタン SOI 構造の形成を報告したのは、1998 年 R. van Bentrum らである [14]。注入エネルギーは詳細に報告されていないが、酸素イオン注入を防ぐ酸化膜を部分的に Si 基板上に形成し、その基板に対して  $1.8 \times 10^{18}$  ions cm<sup>-2</sup> 酸素イオンを注入し、その後 1350°C, 2 時間の熱処理を行うことでパタン SOI 構造を形成した。また R. van Bentrum らに続いて翌年 S. Bagchi らも SIMOX 法によるパタン SOI 構造の形成を報告している [15]。彼らは部分的に SiO<sub>2</sub> 膜でマスクされた Si(001) 基板に対して、180 keV の O<sup>+</sup> イオンを  $8 \times 10^{17}$  ions cm<sup>-2</sup> 注入した。その後 1300°C, 4 ~ 6 時間の熱処理を行うことでパタン SOI 構造を形成した。彼ら 2 グループは共通してパタン SOI 構造形成に成功しているが、形成された SOI 層およびバルク Si 領域に多くの欠陥が形成されていることも報告している。この欠陥は Si 基板中に形成された SiO<sub>2</sub> 膜による体積膨張が原因であると考えられている。Si の体積密度は  $5 \times 10^{22}$  atoms cm<sup>-3</sup> 程度であるのに対して、SiO<sub>2</sub> は  $6.7 \times 10^{22}$  atoms cm<sup>-3</sup> 程度であり、さらに熱膨張率も Si と SiO<sub>2</sub> で大きく異なる。この体積密度と熱膨張率の違いにより、SOI/BOX 界面付近に大きなストレスが生じ、高品質膜の形成を阻害することが過去の研究より報告されている [16]。体積膨張による欠陥形成を避けることと極薄な SOI, BOX 層を形成するために、Y. Dong らは Si(001) 基板に対し部分的に熱酸化膜を 500 nm 程度形成し、そのような構造に対して 50 keV の O<sup>+</sup> イオンを基板温度 680°C に保ちながら  $2 \times 10^{17}$  ions cm<sup>-2</sup> 注入し、その後 Ar 雰囲気中で 1300°C, 5 時間の熱処理を行った [13]。その結果従来の高エネルギーかつ高濃度注入で発生していた体積膨張による欠陥は抑えられ、厚さ 50 nm 程度の高品質なパタン SOI/BOX 構造の形成に成功した。しかしながら、未だ 1300°C といった非常に高温な処理が要求されている。

そこで本研究室では、超極薄なパタン SOI 構造形成の前段階として、SIMOX 法により SOI, BOX 層の膜厚がいずれも 10 ~ 20 nm 程度の超極薄 SOI / BOX 構造の形成を目指して、まずパタン構造のない Si 基板に一様に酸素イオン注入を行い、注入時の基板温度や酸素注入量および熱処理条件の最適化を行った [17] [18]。図 2.5 に Si(001) 基板に対して、10 keV の <sup>16</sup>O<sup>+</sup> イオンを基板温度 500°C に保ちながら  $1 \times 10^{17}$  ions cm<sup>-2</sup> 注入し(a)、その後 Ar 雰囲気中で 1050°C, 5 時間の熱処理を行った試料(b)のラザフォード後方散乱(RBS)スペクトル(左図)および元素深さ分布(右図)を示す。左図中の青丸はランダムスペクトル、赤丸がチャネリングスペクトルを示しており、右図の黒線は Si, 赤線は O の元素分布を示している。RBS 分析法の詳細は、第 5 章で述べる。図 2.5(a)左図より、ランダムスペクトルを見ると、175~200 チャネル付近に酸素注入による散乱収量の減少が確認できる。その組成分布を見ると(図 2.5(a)右図)、20 atoms% 程度の酸素が約 50 nm の領域に分布していることが分かる。またチャネリングスペクトルを見ると、酸素が分布している領域の散乱収量がランダムスペクトルと同程度であることから、

酸素分布領域は非晶質状態となっている。一方表面側は、ランダムスペクトルよりも散乱収量が減少していることから、結晶性が保たれていることも確認できる。この試料を Ar 霧囲気中 1050°C で 5 時間熱処理すると、図 2.5(b)左図に示すランダムスペクトルより、190 チャネル付近で散乱収量が急激に減少していることから、酸素が凝集し高濃度に分布した領域が形成されていることが分かる。更に RBS スペクトルの解析からその組成比を確認すると、 $\text{Si} : \text{O} = 1 : 2$ となっていたため、化学量論比の  $\text{SiO}_2$  膜が形成されていることが確認できた。これらの結果から、Si 基板中へ基板温度 500°C で 10 keV の  $^{16}\text{O}^+$ イオンを注入し、1050°C の熱処理により、それぞれ 15, 20 nm の極薄 SOI, BOX 層が形成できることが見いだされた。

著者らによるこれまでの研究で分かった SOI/BOX 層の形成過程を以下に示す。まず注入直後は酸素イオン注入により表面から 60 nm 程度の深さにわたってダメージ層が形成されている(図 2.5(a)左図参考)。注入された酸素は表面からこの 60 nm の領域全体にほぼ一様に分布している(図 2.5(a)右図参考)。その試料に対し 1050°C の熱処理を行うと、表面部分に残留している微結晶粒子核から単結晶化が進行し、それに伴い注入された酸素は基板側へはき寄せられる。最終的に、ある深さで高密度に凝集された酸素は  $\text{SiO}_2$  膜となると考えられる(図 2.5(b)参考) [17] [18] [19]。




図 2.5 Si(001)基板に対して、10 keV の  $^{16}\text{O}^+$ イオンを基板温度 500°C に保ちながら  $1 \times 10^{17} \text{ ions cm}^{-2}$  注入し(a)、その後 Ar 霧囲気中で 1050°C, 5 時間の熱処理を行った試料(b)へ 2.56 MeV の  $^{10}\text{B}^{2+}$ を用いて RBS 測定を行った際の RBS スペクトル(左図)と元素深さ分布(右図)

この試料で実際に SOI, BOX 層が形成されているか更に詳しく確認するため、500 eV の Cs<sup>+</sup>を用いた SIMS(Secondary Ion Mass Spectrometry)により、各層の組成深さ分布を調べた。また 300 kV の電子ビームによる断面 TEM(Transmission Electron Microscope)による構造解析も行った。図 2.6 に SIMS の結果、図 2.7 に断面 TEM 像を示す。図 2.6 に示す SIMS 測定による元素深さ分布から、SOI および BOX 層の組成比はそれぞれ Si, SiO<sub>2</sub> に相当する組成比となっており、その膜厚は 15 nm 程度であることが分かった。これは RBS 測定で見積もった膜厚とほぼ一致した。しかしながら SOI と BOX 層界面には 4 nm 程度の組成ゆらぎがあることも分かった(図 2.6 中緑破線参考)。




図 2.6 Si(001)基板に対して、10 keV の <sup>16</sup>O<sup>+</sup>イオンを基板温度 500°C に保ちながら  $1 \times 10^{17}$  ions cm<sup>-2</sup> 注入し、その後 Ar 雰囲気中で 1050°C, 5 時間の熱処理を行った際の SIMS による元素深さ分布

また図 2.7 に示す断面 TEM 像においても、SOI および BOX 層が形成されていることが確認できる。更にその膜厚は 15 nm 程度であった。一方 SIMS 測定により確認できた SOI, BOX 層界面の組成ゆらぎも断面 TEM 像で確認できる。更に SOI 層内部には微小な  $\text{SiO}_2$  クラスタが存在し、BOX 層にも僅かに残留 Si 微結晶が存在していることも確認された。




図 2.7 Si(001)基板に対して、10 keV の  $^{16}\text{O}^+$  イオンを基板温度 500°C に保ちながら  $1 \times 10^{17}$  ions  $\text{cm}^{-2}$  注入し、その後 Ar 雰囲気中で 1050°C, 5 時間の熱処理を行った際の断面 TEM 像

これらの解析結果から、著者らは 20 nm 以下の超極薄な SOI 構造の形成に成功した。さらにその形成条件として、10 keV の  $^{16}\text{O}^+$  イオンを基板温度 500°C で  $1 \times 10^{17}$  ions  $\text{cm}^{-2}$  注入し、その後 Ar 雰囲気中で 1050°C, 5 時間の熱処理が最適であることが分かった。また、従来の熱処理温度(1300°C 以上)よりもかなり低温で SOI 構造形成が実現できた。

これまでの研究で、Si 基板上に超極薄で一様な SOI 構造を形成する最適な条件を見積もることができたので、次に Si 基板上に  $\text{SiO}_2$  膜が点在している基板に対して、同様に 10 keV の  $^{16}\text{O}^+$  イオンを基板温度 500°C で  $1 \times 10^{17}$  ions  $\text{cm}^{-2}$  注入し、その後 Ar 雰囲気中で 1050°C, 5 時間の熱処理をすることで、パタン SOI 構造形成を試みた [20]。その試料表面を原子間力顕微鏡(Atomic Force Microscope : AFM)で観察した。図 2.8 に酸素イオン注入前(a)の試料表面像および  $\text{SiO}_2$  膜が点在する Si(001)基板に対して、10 keV の  $^{16}\text{O}^+$  イオンを基板温度 500°C に保ちなが

ら  $1 \times 10^{17}$  ions cm<sup>-2</sup> 注入し、その後フッ酸処理により基板表面の SiO<sub>2</sub> 膜を除去し (b)、Ar 雰囲気中で 1050°C, 5 時間の熱処理を行った(c)際の AFM 像を示す。図 2.8(a)より、酸素イオン注入前はマスクとなる SiO<sub>2</sub> 膜が存在するため 100 nm 程度の高低差が存在する。しかしながら酸素イオンを注入し、その後フッ酸処理により基板表面の SiO<sub>2</sub> 膜を除去しても、注入領域と未注入領域ではっきりとした段差が確認できる(図 2.8(b), (c)参考)。この原因について、マスクパタン作製プロセスの点から考察する。マスクパタン基板作製手順を表 1 に、図 2.9(a), (b)に本研究で用いたフォトマスクの模式図およびマスクパタンの形状模式図示す。Si 基板への SiO<sub>2</sub> パタン形状は、著者が設計した露光マスクをもとに NTT 物性基礎研に作製を依頼した。表 1 より、まず Si 基板上に SiO<sub>2</sub> 膜を形成した後、ポジフォトレジストを塗布し図 2.9(a), (b)に示すようなポジフォトマスクを通して露光を行う。ここでポジフォトマスクは図 2.9(b)に示すように、露光時に用いる紫外線を部分的に遮る構造となっている。露光を行った後レジスト現像を行うが、ポジフォトレジストを用いているため、露光されなかった部分のレジストは除去されず残留する。その後注入領域の Si を露出させるためのドライエッチングを行うが、レジストが残留している領域はエッチングされず、SiO<sub>2</sub> 膜の厚さは保たれる。これにより SiO<sub>2</sub> マスクが部分的に形成された基板となる。このドライエッチングの工程時、CF<sub>4</sub> を含むガスを用いるが、活性な CF<sub>4</sub> のフッ素原子は SiO<sub>2</sub> だけでなく表面に露出した Si のダングリングボンドとも結合し、気相である SiF<sub>4</sub> を形成し Si 表面もエッチングしてしまう。ここで CF<sub>4</sub> による SiO<sub>2</sub> のエッティングレートは 27 nm min<sup>-1</sup> であり、Si は 2 nm min<sup>-1</sup> 程度であるが、SiO<sub>2</sub> 膜のエッティング終了と同時に直ちにプラズマ曝露を停止しないと、基板 Si のエッティングが進行してしまう。今回はドライエッチングにおけるプラズマ照射時間がやや長くなつたため、図 2.8(b)に示されるように基板 Si 部分のエッティングが約 15 nm ほど進んでしまったと思われる。また未注入領域の両端には突起のようなものが確認できる。更に熱処理を行った試料(図 2.8(c))を見ると、注入直後に形成されていた突起が更に膨らんでいることが確認できる。この突起は過去に初めてパタン SOI 構造を形成した R. van Bentum らも報告しているが、Si 基板中に酸素をイオン注入したことおよび熱処理によって酸素が凝集し、横方向への体積膨張が生じたことによる影響であると考えられる [14] [15] [16]。




図2.8 酸素イオン注入前(a)の試料表面像および $\text{SiO}_2$ 膜が点在するSi(001)基板に対して、10 keV の $^{16}\text{O}^+$ イオンを基板温度500°Cに保ちながら $1 \times 10^{17} \text{ ions cm}^{-2}$ 注入し、その後フッ酸処理により基板表面の $\text{SiO}_2$ 膜を除去し(b)、Ar雰囲気中で1050°C、5時間の熱処理を行った(c)際のAFM像

表1 マスクパタン基板作製手順

工程名	
1	酸化膜作製 ( $\text{SiO}_2$ 膜: ~100 nm)
2	ポジフォトレジスト塗布
3	マーク露光
4	レジスト現像
5	$\text{SiO}_2$ ドライエッチング ( $\text{CF}_4/\text{CHF}_3/\text{Ar} = 20/46/48$ ) (処理時間: $\text{SiO}_2$ 200 nmエッチング相当)




図 2.9 本研究で用いたフォトマスクの模式図(ポジフォトマスク) (a). フォトマスクの全体図, (b). マスクパタンの形状模式図(白抜き部分が露光領域となっている)

### 2.3.3 本研究で提案する蒸着法によるパタン SOI 構造形成法

本研究室では 2.3.2 節で解説したように、超極薄なパタン SOI 構造形成条件を最適化し、その後パタン SOI 構造形成を試みた。断面 TEM 像などにより、直接的にパタン SOI 構造が形成されているかは評価していないが、酸素注入および熱処理によって体積膨張が生じ、パタン周囲に欠陥を生じさせている可能性がある。そこで以降に示す研究では、欠陥やストレスの入りやすい SIMOX 法によるパタン SOI 構造形成ではなく、非晶質 Si 蒸着と熱処理による単結晶化による SOI 構造分離形成法に絞って議論を進める。

図 2.10 に蒸着法によるパタン SOI 構造の形成方法の模式図を示す。図 2.10 より、蒸着法では予め Si 基板上に部分的に BOX 層となるパタン  $\text{SiO}_2$  膜を形成し、その基板に対して非晶質 Si 層を堆積させる。堆積した非晶質 Si 層をアニール処理により単結晶化させることで、パタン SOI 構造形成を促す。




図 2.10 蒸着法によるパタン SOI 構造形成方法の模式図

この手法の大きな利点として、SIMOX 法で生じるような体積膨張や注入による残留欠陥が生じず、高品質な SOI 層形成が期待される。また BOX 層となりうる  $\text{SiO}_2$  膜は事前に熱酸化により形成しているため、化学量論的な組成比の揺らぎがない良質な BOX 層となる。Si 基板上に蒸着された非晶質 Si 領域は基板である単結晶 Si を基として単結晶化できるが、 $\text{SiO}_2$  膜上に形成された非晶質 Si 領域は単結晶化の基となる核が周囲にないため、容易には単結晶化できない。そのため  $\text{SiO}_2$  膜上の非晶質 Si 層のエピタキシャル成長には、単結晶上に蒸着された非晶質 Si 層がまず単結晶化し、その単結晶核を基に横方向の単結晶化を促すこ

とが必要不可欠である(図 2.10 step.3 参考)。ところが、通常の熱誘起のみによる横方向への単結晶化は、縦方向の単結晶化と比較して難しいという課題がある。この横方向への単結晶化については Ohmura らが初めて報告している [21]。彼らは予め点在して  $\text{SiO}_2$  膜が形成されている基板に対して、非晶質 Si 層を蒸着し、その後界面に向けて Si イオンを注入し、 $575^\circ\text{C}$ , 65 時間の通常の熱処理を行うことで  $1 \mu\text{m}$  以上の横方向への単結晶化に成功した。一方、Si イオンを注入しなかった試料においては横方向の単結晶化は観測されず、 $\text{SiO}_2$  膜上の非晶質 Si 層は微視的なポーラス構造へと変化した [22]。Si イオン注入を行うことで、微視的なポーラス構造形成の起源は破壊され、ポーラス形成は抑制される。これにより、Si イオン注入を行った試料ではポーラス形成の起源が無く横方向に単結晶化したと考えられている。Si イオン注入により通常の熱処理でも横方向の単結晶化を誘起できたが、熱処理時間は長時間であり、更に横方向への単結晶化量も  $1 \mu\text{m}$  程度であることから現実的ではない。他にもドーパントを導入することで横方向への単結晶化を  $20 \mu\text{m}$  程度誘起させている報告や [23]、高圧熱処理によって  $20 \mu\text{m}$  単結晶化させている報告もされているが [24]、不純物を導入しなければならないことや、特殊な熱処理環境が必要不可欠という課題も残っている。

そこで著者はパタン  $\text{SiO}_2$  上に形成された非晶質 Si 膜の完全単結晶化に、イオンビーム誘起結晶成長法を試みることにした。ここで、イオンビーム誘起結晶成長法は基板をある臨界温度以上に加熱しながらイオン照射を行うことで、界面からの単結晶化を促す手法である(イオンビーム誘起結晶成長法についての詳細は 3 章にて解説する) [25] [26]。過去にこの手法を用いて Nakata らは、 $\text{SiO}_2$  膜が点在している Si 基板上に CVD 法により非晶質 Si を  $400 \text{ nm}$  程度蒸着し、 $600^\circ\text{C}$  で 24 時間熱処理を行った後、 $2.5 \text{ MeV}$  の  $^{75}\text{As}^+$  イオンを基板温度  $300^\circ\text{C}$  に保ちながら  $1 \times 10^{16} \text{ ions cm}^{-2}$  照射することで、 $10 \mu\text{m}$  程度の横方向への単結晶化に成功している [27]。このことからイオンビーム誘起結晶成長法は、通常の熱処理よりも比較的容易に横方向への単結晶化を誘起できることが期待される。

これらのことから本研究室では、 $\text{SiO}_2$  マスクパタンが点在して形成されている Si 基板上に蒸着した非晶質 Si 層へイオンビーム誘起結晶成長法を行うことでパタン SOI 構造形成を目指す。その実現のため本研究では、まず様々な表面構造を有する平坦な Si 基板上に形成した非晶質 Si 層に対して、高温イオンビーム照射を行うことによる非晶質 Si 層の単結晶化過程を追究した。

## 参考文献

- [1] Yuan Taur, Tak H. Ning, “タウア・ニン 最新 VLSI の基礎”(丸善出版).
- [2] 福田 保裕, 伊藤 秀二, 伊藤 眞宏, 沖テクニカルレビュー **68** (2001) 100.
- [3] 土屋 敏章, 応用物理 **66** (1997) 1191.
- [4] K. Izumi, M. Doken, H. Ariyoshi, Electron. Lett. **14** (1978) 593.
- [5] M. Watanabe and Toot A, Jpn. J. Appl. Phys. **5** (1966) 737..
- [6] 中嶋 定夫, 1993 年 豊橋技術科学大学博士論文.
- [7] K. Izumi, S. Nakashima, Electron. Lett. **26** (1990) 1647.
- [8] M. Chen, X. Wang, J. Chen, X. Liu, Y. Dong, Y. Yu, and X. Wang, Appl. Phys. Lett. **80** (2002) 880.
- [9] X. Wang, J. Chen, Y. Dong, M. Chen, and X. Wang, Chem. Phys. Lett. **367** (2003) 44.
- [10] A. Jaroenworaluck, P. Sarmphim, S. Muensit, and R. Stevens, Surf. Interface Anal. **36** (2004) 945.
- [11] M. Tamura, M. Ishimaru, K. Hinode, K. Tokiguchi, H. Seki, and H. Mori, Jpn. J. Appl. Phys. **45** (2006) 7592.
- [12] Y. Dong, J. Chen, M. Chen, X. Wang, P. He, L. Tian, L. Liu, and Z. Li, Jpn. J. Appl. Phys. **43** (2004) 2185.
- [13] Y. Dong, X. Wang, X. Wang, M. Chen, and J. Chen, Chem. Phys. Lett. **378** (2003) 470.
- [14] R. van Bentum and H. Vogt, “*Structural Characterization of Local SIMOX Substrates*”, 1998 IEEE International SOI Conference Proceedings, p49.
- [15] S. Bagchi, Y. Yu, M. Mendicino, J. Conner, A. Anderson, L. Prabhu, M. Tiner, and M. Alles, “*Defect Analysis of Patterned SOI Material*”, 1999 IEEE International SOI Conference, p121.
- [16] A. Seidl, M. Takai, H. Sayama, K. Haramura, H. Ryssel, R. Schork, and K. Kato, Nucl. Instrum. Methods B **80/81** (1993) 842.
- [17] Y. Hoshino, G. Yachida, K. Inoue, T. Toyohara, and J. Nakata, J. Phys. D: Appl. Phys. **49** (2016) 315106.
- [18] Yasushi Hoshino, Gosuke Yahida, Kodai, Inoue, Taiga Toyohara, and Jyoji Nakata,

- AIP Advances **6** (2016) 065313..
- [19] Y. Hoshino, J. Appl. Phys. **121** (2017) 185302.
  - [20] 豊原 太雅, 2017 年度 神奈川大学修士論文.
  - [21] Y. Ohmura, Y. Matsushita, and M. Kashiwagi, Jpn. J. Appl. Phys. **21** (1982) L152.
  - [22] J. C. Bean and J. M. Poate, Appl. Phys. Lett. **36** (1980) 59..
  - [23] Jeong-Hee Oh, Chul-Ju Kim, and Hiroshi Ishiwara, Jpn. J. Appl. Phys. **35** (1996) 1605.
  - [24] H. Ishiwara, H. Wakabayashi, K. Miyazaki, K. Fukao, and A. Sawaoka, Jpn. J. Appl. Phys. **32** (1993) 308.
  - [25] J. Nakata and K. Kajiyama, Appl. Phys. Lett. **40** (1982) 686.
  - [26] J. S. Williams, R. G. Elliman, W. L. Brown, and T. E. Seidel, Phys. Rev. Lett. **55** (1985) 1482.
  - [27] J. Nakata, Phys. Rev. B **43** (1991) 14643.

### 3章

## イオンビーム照射を用いた非晶質 Si の単結晶化法の概要

### 3.1 イオンビーム照射を用いた結晶制御の概要

単結晶 Si 基板上に形成された非晶質 Si 層の単結晶化には、通常の加熱炉を用いた場合、一般に基板を 500°C 以上に加熱する必要がある [1] [2]。一方イオンビーム照射によるアシストを加えたイオンビーム誘起結晶成長法(Ion Beam Induced Epitaxial Crystallization : IBIEC)では、通常の熱処理よりも低い 200°C 程度での単結晶化が実現可能である [3] [4] [5] [6] [7] [8] [9] [10]。また IBIEC による単結晶化が起こる閾温度  $T_c$  以下では非晶質化が起こり、この現象はイオンビーム誘起界面非晶質化(Ion Beam Induced Interfacial Amorphization : IBIIA)と呼ばれている [11] [12]。図 3.1 に IBIEC(a)および IBIIA(b)の模式図を示す。

まず IBIEC とは、基板を閾温度以上に加熱しながらイオンビームを照射することで、媒質中におけるイオンの減速過程で生じる損失エネルギーを格子原子系へ付与することにより、結晶化を効率的に生み出す現象である。IBIEC を用いるメリットとしては、単結晶化温度の低温化だけでなく、通常の熱処理では活性化しづらい不純物の活性化を誘起できる点などが挙げられる。更に、IBIEC では縦方向の単結晶化だけでなく、横方向の単結晶化も比較的容易に実現できることが報告されている [13]。また单一原子から成る基板だけでなく、化合物基板上の非晶質層の単結晶化も低温で誘起できる非常に応用力の高い手法である。しかしながら IBIEC においては、非晶質/単結晶界面付近がイオンの射影飛程となるエネルギーでは、界面付近に二次的な欠陥が蓄積し、結晶回復の観点からは好ましくないため、一般に非晶質層よりも十分長い飛程を持つエネルギーで照射する。そのためには、高エネルギーイオンを引き出すための大型イオン加速器が必要不可欠である。

IBIEC の単結晶化速度に影響を与える要因や単結晶化メカニズムについては、これまで様々なモデルが提案・議論されてきたが、未だ十分には明らかとなっていない。本章では、IBIEC の単結晶化に影響を与える要素や報告されている単結晶化メカニズムについて紹介する。更にその応用として、イオンビームミキシングを併用した IBIEC についても紹介する。




図 3.1 IBIEC(a)およびIBIIA(b)の模式図

### 3.2 IBIEC の単結晶化に依存する要素

IBIEC による単結晶化はこれまで多くの研究者たちにより報告されているが [3] [4] [5] [6] [7] [8] [9] [10] 、単結晶化量はイオンビーム照射量に依存するという点はこれまでの IBIEC に関する文献全てにおいて共通である。まず参考として図 3.2 に Linnros らの実験結果を示す。図 3.2 は  $1\text{ }\mu\text{m}$  の Si 層を持つ SOS(Silicon On Sapphire)基板に対して  $80\text{ keV}$  の  $^{28}\text{Si}^+$  イオンを室温で  $2\times 10^{15}\text{ ions cm}^{-2}$  注入することで非晶質 Si 層を  $173\text{ nm}$  程度形成し、その後  $300\text{ keV}$  の  $^{14}\text{N}^+$  イオンを基板温度  $300^\circ\text{C}$  に保ちながら  $1.5\sim 12\times 10^{16}\text{ ions cm}^{-2}$  照射した際の RBS チャネリングスペクトルである [9]。図 3.2 より、IBIEC 時の照射量に比例して単結晶化量も増加していることが分かる。このことから IBIEC では、核的弾性散乱、電子的非

弾性散乱による固体中への継続的なエネルギー付与による空格子点-格子間原子生成や電子励起、欠陥の拡散・再結合などによってダイナミックに単結晶化が進んでいると考えられる。一方照射量が増加するごとに、基板側(深さ 600 nm 附近)のダメージが増加していることが確認できる(図 3.2 中赤丸参考)。ここで Linnros らの実験条件を参考に本研究室で TRIM シミュレーションにより空格子点分布を見積もった結果を図 3.3 に示す。図 3.3 より、300 keV で N をイオン注入した場合、空格子点ピークはおよそ 600 nm である。この結果から、基板側のダメージはイオン照射による欠陥であることが分かる。また Golecki らは 1979 年に Si 基板に対して 100 および 80 keV の  $\text{Si}^+$  イオンを -70°C で注入することで 230 nm の非晶質 Si 層を形成し、その後 120~650 keV の Si, Kr, Xe イオンを基板温度 300°C で  $10^{16}$  ions  $\text{cm}^{-2}$  程度照射することで、非晶質 Si 層を約 100 nm 単結晶化したことを報告している [3]。また彼らは IBIEC 処理による飛程付近に形成するダメージについても報告している。




図 3.2 1 μm の Si 層を持つ SOS 基板に対して 80 keV の  $^{28}\text{Si}^+$  イオンを室温で  $2 \times 10^{15}$  ions  $\text{cm}^{-2}$  注入することで 173 nm 程度の非晶質 Si 層を形成し、その後 300 keV の  $^{14}\text{N}^+$  イオンを基板温度 300°C に保ちながら  $1.5 \sim 12 \times 10^{16}$  ions  $\text{cm}^{-2}$  照射した際の RBS チャネリングスペクトル [9]




図 3.3 300 keV で N を Si 基板へ注入した際の空格子点分布

更に照射量を増加することで IBIEC による単結晶化量は増加しているが、単結晶化レートに着目すると、残留非晶質 Si 層の厚さに依存していることも過去に Kinomura らが報告している [14]。図 3.4 に各深さによる単結晶化レートおよび格子点からの変位原子数をプロットしたグラフを示す。図 3.4 より、非晶質層の厚さが薄くなるほど単結晶化レートは低下していることが分かる。また表面に近づくほど格子点からの変位原子数が減少していることから、単結晶化レートの減少は変位原子数の減少が原因と考えられる。しかしながら、表面側の単結晶化レートの減少傾向は変位原子数のそれと一致せず、単結晶化レートの方が著しく低下している。表面側での変位原子数の減少傾向よりも単結晶化レートが遅い傾向は、表面に存在する自然酸化膜由来のノックオンされた反跳酸素原子が単結晶化を遅延していることが原因と考えられている。




図 3.4 3 MeV の Au を 350°C で照射した際の各深さによる単結晶化レートおよび格子点からの変位原子の数をプロットしたグラフ [14]

これらの結果から、IBIEC の単結晶化量は照射量にほぼ比例して増加するが、同時に照射領域にダメージも蓄積する。更に単結晶化が基板表面に近づくほど表面の自然酸化膜等からのノックオンされた反跳不純物が単結晶化を遅くするため、基板表面に近づくほど単結晶化させるために必要な照射量も増加していくことも分かる。

次に IBIEC 時の照射レートと単結晶化レートの関係性を紹介する。照射量が増加するほど単結晶化量も増加することは上で示したが、照射レートが高いと単結晶化レートは遅くなることが多い研究者から報告されている [15] [16] [17] [18]。その中で各基板温度とイオン種による照射レートの単結晶化レート依存性を報告している Linnros らの文献を紹介する [15]。図 3.5 に各基板温度とイオン種による照射レートの単結晶化レートの関係性を示したグラフを示す。図 3.5 より、照射レートが高くなるほど単結晶化レートは遅くなっていることは明らかである。更にその単結晶化レートの低下は入射イオンの原子番号が大きくなるほど顕著に現れることも分かる。本筋からずれてしまうが、基板温度による単結晶化レートの依存性を見ると、基板温度が低いほど単結晶化レートは遅くなっていることが分かる。また  $200^{\circ}\text{C}$  の Ar に着目すると、 $10^{14} \text{ ions cm}^{-2} \text{ sec}^{-1}$  オーダーでの照射レートでは単結晶化とは逆に非晶質化していることも確認できる。このことから、ある基板温度未満で原子番号の大きいイオンを高い照射レートで照射すると、逆に非晶質化してしまうことが分かる。照射レートが高いほど単結晶化レートが遅くなる原因是、照射レートを高くすると界面での欠陥形成レートが早くなるが、照射により供給されている欠陥のアニールの速度はほとんど変わらない。そのため、欠陥のアニールよりも欠陥形成が徐々に優位になっていき、結果的に単結晶化レートが遅くなっていると考えられる。これらのことより、単結晶化が生じるか否かは各エネルギー、イオン種における照射レートおよび基板温度などによって決定される。